Retour aux offres

Layout Scale-Up Engineer

  • Hybride
  • Paris
  • CDI

Ingénieur en layout pour développer l’infrastructure de conception physique des qubits superconducteurs. Intégré à l’équipe en charge des flux de layout, PDK et génération automatisée pour puces à grande échelle.

Ce que vous ferez

  • Concevoir et maintenir le PDK et les cellules paramétriques
  • Développer méthode de layout hiérarchique et tuiles reticle-compatibles
  • Écrire générateurs de layout Python/GDS ou scripts EDA
  • Gérer préparation masque, DRC/LVS/PEX et tape-out
  • Evaluer et intégrer la chaîne EDA et pilotage de signoff physique

Ce qu'ils recherchent

  • 5+ ans en physical design ou PDK/tape-out en semi-conducteurs
  • Expérience de passage d’un layout manuel à des générateurs/PCells
  • Expérience pratique en extraction de parasites et corrélation EM
  • Scripting fort en Python (gdstk/gdsfactory/KLayout) ou SKILL/Tcl
  • Maîtrise DRC/LVS, GDSII/OASIS et contraintes reticle/stepper

Compétences

  • PDK
  • GDSII
  • OASIS
  • Python
  • gdstk
  • gdsfactory
  • KLayout
  • SKILL
  • Tcl
  • DRC/LVS
  • parasitic extraction
  • Calibre xRC/xACT
  • Quantus
  • StarRC
  • FastCap
  • FastHenry

Résumé rédigé par StartupJobs à partir de l'annonce de l'entreprise. L'annonce complète est sur le site de l'entreprise.

Cette offre provient de la page carrières de Alice & Bob. Nous renvoyons directement vers la source.

Postuler sur le site de l’entreprise